数字电子技术实验报告参考（李老师）

实验5-4 基本逻辑门电路

一、实验目的

（1）熟悉逻辑门电路逻辑功能；

（2）掌握门电路的使用方法；

二、实验原理

三、实验仪器设备及元器件

（1）数字电路实验装置

（2）集成块74LS20、74LS00、74LS02

四、实验内容

（1）在合适的位置选取一个14脚DIP插座，按定位标记插好74LS20集成块。验证TTL集成与非门74LS20的逻辑功能

按图5-4-2接线，门的四个输入端接逻辑开关输出插口，以提供“0”与 “1”电平信号，开关向上输出逻辑“1”，向下为逻辑“0”。门的输出端接由LED发光二极管组成的逻辑电平显示器(又称0-1指示器)的显示插口， LED亮为逻辑“1”，不亮为逻辑“0”。按表5-4-1的真值表逐个测试集成块中 两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。

表5-4-1

输 入 A 1 0 1 1 1 B 1 1 0 1 1 C 1 1 1 0 1 D 1 1 1 1 0 输 出 Y1 Y2 图5-4-2 与非门逻辑功能测试电路

（2）按上题的方法分别验证74LS00、74LS02的逻辑功能

（3）用所给定的元器件，构成异或门、并测试其逻辑功能，填入自制的表格中 （*4）用与非门、或非门组成半加器电路，验证其逻辑功能。

实验5-7 组合逻辑器件的应用（II）

——多路选择器———74LS151

一，实验目的

（1）掌握中规模集成数据选择器的逻辑功能及使用方法； （2）学习用数据选择器构成组合逻辑电路的方法。

二、实验原理

数据选择器的应用——实现逻辑函数

例1：用8选1数据选择器74LS151实现函数。

采用8选1数据选择器74LSl5l可实现任意三输入变量的组合逻辑函数。

F=AB+AC+BC

作出函数F的功能表，如表5-7-3所示，将函数F功能表与8选1数据选择器的功能表相比较，可知：

(1)将输入变量C、B、A作为8选1数据选择器的地址码A2、Al、Ao；

(2)使8选1数据选择器的各数据输入Do～D7分别与函数F的输出值一一相对应。

表5-7-3

输 入 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 输 出 F 0 1 1 1 1 1 1 0

即：A2A1A0=CBA D0=D7=0

D1=D2=D3=D4=D5=D6=1

则8选1数据选择器的输出Q便实现了函数：

F=AB+AC+BC

接线图如图5-7-4所示：

图5-7-4 用8选1数据选择器实现

显然，采用具有n个地址端的数据选择实现n变量的逻辑函数时，应将函数的输入变量加到数据选择器的地址端(A)，选择器的数据输入端．(D)按次序以函数F输出值来赋值。

三、实验设备与器件

1、+5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、74LS151、74LS153

四、实验内容

（1）根据功能表验证74LS151功能。

（2）用8选1数据选择器74LS151设计三输入多数表决电路，当三个输入中有两个或两个以上为一时，输出为一，否则输出为零。

1) 写出设计过程 2) 画出接线图 3) 验证逻辑功能

五、预习内容

（1）复习数据选择器的工作原理；

（2）用数据选择器对实验内容中各函数式进行预设计。

六、实验报告要求

用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试。总结实验收获、体会。

实验5-8 触发器及其应用

一、实验目的

（1）掌握基本RS、JK、D和T触发器的逻辑功能； （2）掌握集成触发器的逻辑功能及使用方法； （3）熟悉触发器之间相互转换的方法。

二、实验原理

2、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5-8-2所示。

JK触发器的状态方程为： Q

n+1

＝JQ＋KQ

nn

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

输 入 输 出 S R Qn+1 1 0 Qn φ Qn+1 0 1 1 0 1 0 1 0 0 1 Qn φ

图5-8-2 74LS112双JK触发器引脚排列及逻辑符号

下降沿触发JK触发器的功能如表5-8-2 表5-8-2 输 入 SD RD 输 出 CP × × × ↓ J × × × 0 K × × × 0 Qn+1 Qn+1 0 1 0 1 1 0 0 1 1 0 φ Qn 0 1 φ Qn

1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn Qn 1 1 ↑ × × Qn Qn 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变

Qn（Qn ）— 现态 Qn+1

（Qn+1

）— 次态 φ— 不定态

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

图5-8-3 74LS74引脚排列及逻辑符号

5-8-4(a)所示。 其状态方程为： Q

n+1

＝TQn ＋TQn

(a) T触发器 (b) T'触发器 图5-8-4 JK触发器转换为T、T'触发器

T触发器的功能如表5-8-4。 由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图4－4(b)所示，即T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。

同样，若将D触发器 Q 端与D端相连，便转换成T'触发器。如图5-8-5所示。 JK触发器也可转换为D触发器，如图5-8-6。

图5-8-5 D转成T' 图5-8-6 JK转成D

5、CMOS触发器

（1）CMOS边沿型D触发器

CC4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触发器，器

（2）CMOS边沿型JK触发器

CC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触发的双JK触发器，表5-8-6为其功能表，图5-8-9为引脚排列。

图5-8-8 双上升沿J－K触发器

表5-8-6

输 入 S 1 0 1 0 0 0 0 0 R 0 1 1 0 0 0 0 0 CP × × × ↑ ↑ ↑ ↑ ↓ J × × × 0 1 0 1 × K × × × 0 0 1 1 × 输 出 Qn＋1 1 0 φ Qn 1 0 Q n

图5-8-9 CC4027引脚排列

Qn

CMOS触发器的直接置位、复位输入端S和R是高电平有效，当S＝1（或R＝1）时，触发器将不受其它输入端所处状态的影响，使触发器直接接置1（或置0）。但直接置位、复位输入端S和R必须遵守RS＝0的约束条件。CMOS触发器在按逻辑功能工作时，S和R必须均置0。

三、实验设备与器件

四、实验内容

1、测试基本RS触发器的逻辑功能

按图5-8-1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表5-8-7要求测试，记录之。 表5-8-7

R S Q Q

1 1→0 0→1 0 1→0 0→1 1 0 2、测试双JK触发器74LS112逻辑功能

(1) 测试RD 、

SD的复位、置位功能

任取一只JK触发器，RD、SD、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、

Q端接至逻辑电平显示输入插口。要求改变RD，SD（J、K、CP处于任意状态），并在RD

＝0（SD＝1）或SD＝0（RD＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。自拟表格并记录之。

(2) 测试JK触发器的逻辑功能

按表5-8-8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。

(3) 将JK触发器的J、K端连在一起，构成T触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。

在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。

表5-8-8 J K CP 0→1 1→0 0→1 1→0 0→1 1→0 0→1 1→0 Qn＋1 Qn＝0 Qn＝1 0 0 0 1 1 0 1 1

3、测试双D触发器74LS74的逻辑功能

(1) 测试RD 、SD的复位、置位功能

测试方法同实验内容2、1)，自拟表格记录。

(2) 测试D触发器的逻辑功能

按表5-8-9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。

表5-8-9 D CP 0→1 1→0 0→1 1→0 Qn＋1 Qn＝0 Qn＝1 0 1

(3) 将D触发器的Q端与D端相连接，构成T'触发器。 测试方法同实验内容2、3），记录之。

五、实验预习要求

（1）复习有关触发器内容； （2）列出各触发器功能测试表格；

（3）按实验内容4、5的要求设计线路，拟定实验方案。

六、实验报告

（1）列表整理各类触发器的逻辑功能；

（2）总结观察到的波形，说明触发器的触发方式； （3）体会触发器的应用；

（4）利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它输入端的信号？又是为什么？

附录四 部分集成电路引脚排列

1.5.1 74LS系列 74LS00四2输入与非门 14 13 12 11 10 9 8 VCC ＆ ＆ ＆ ＆ GND 1 2 3 4 5 6 7 74LS02 14 13 12 11 10 9 8 VCC 4Y 4B 4A 3Y 3A 3B 四2输入或非门 1Y 1A 1B 2Y 2A 2B GND 1 2 3 4 5 6 7 74LS112 16 15 14 13 12 11 10 9

VCC 1RD 2RD 2CP 2K 2J 2SD 2Q 双JK触发器 1CP 1K 1J 1SD 1Q 1Q 2Q GND 1 2 3 4 5 6 7 8 74LS20双4输入与非门 14 13 12 11 10 9 8 14 ＆ ＆ GND 1 2 3 4 5 6 7 74LS151 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 A0 A1 A2 八选－数据选择器 D3D2 D1 D0 Y Y G GND 1 2 3 4 5 6 7 8 74LS74 14 13 12 11 10 9 8 VCC 2RD 2D 2CP 2SD 2Q 2Q 双D触发器 1RD 1D 1CP 1SD 1Q 1Q GND 1 2 3 4 5 6 7 16

本文来源：https://www.bwwdw.com/article/20kp.html