第7章 存储器系统

第7章7.1 7.2 7.3 7.4

存储器系统

存储器概述 半导体存储器 微型计算机中存储器的系统结构 高速缓冲存储器(Cache Memory)技术

7.1 存储器概述

7.1.1

存储器的分类

1.存储器基本概念

2.内存和外存 在微机系统中，从存储器所处的位臵来 看，存储器分为两大类：

内部存储器，也称为主存储器，简称为内 存或主存，它由半导体材料制作而成；◆ ◆

外部存储器，简称为外存或辅存。

3.半导体存储器分类①从半导体器件工艺结构分：双极型(Bipolar)和金属 氧化物(MOS)型存储器； ②从存储器原理分：静态存储器(Static RAM, 简称 SRAM)和动态存储器(Dynamic RAM,简称为DRAM); ③从数据传输的宽度上分：并行I/O的存储器和串行I/O 的存储器； ④从存取方式分：随机存取存储器RAM(Random Access Memory),也称读写存储器，只读存储器ROM(Read Only Memory)以及闪烁存储器(Flash Memory)。

(1)RAM CPU在执行程序的过程中，根据程序的安排，CPU

可以对每个存储单元的内容既可随时读出，也可 以随时写入，所以称之为随机存取存储器，也可 以称之为读/写存储器； 它主要被用来存取各种程序、原始数据以及运算 结果，还用来作为输入输出缓冲存储器。

(1)RAMRAM按其工艺结构分为双极型与金属氧 化物RAM两类。 ① 双极型RAM

② MOS型RAM

按照存储器原理来分，在微机中有 SRAM和DRAM,另外还有组合RAM (Intergrated RAM,简称IRAM)以及非易 失性RAM(NVRAM),共四种。

SRAM(静态RAM)是一种易失性RAM,易于用电池作后备电源，构成非易失 性存储器。集成度高于双极型但低于DRAM,常用于只需少量RAM的智能仪器仪表中，不需要刷新操作。

DRAM(动态RAM) 基本存储单元电路依靠MOS管栅源之间的分布

电容暂时存储电荷的原理来记忆二进制信息， 故电路简单，集成度非常高。功耗低于SRAM, 存取速度高于SRAM,成本低。

(2)ROMCPU对只读存储器ROM一般只能读出， 不能写入，只有在专门的编程装臵上写入 存储的内容，当电源掉电后，所存储的信 息不改变，所以是非易失性存储器。

ROM主要分为如下四种： 掩膜式ROM 可编程只读存储器PROM(Programmble

ROM)

紫外线擦除的可编程只读存储器EPROM

(Ersable PROM) 电擦除可编程只读存储器EEPROM

(Electrically EPROM)

(3)闪存闪存是一种高密度非易失性的 读/写存储器。

7.1.2

半导体存储器的主要性能指标

1.存储容量：在微型机中存储器以字节为单元，每个单元包含8位二进制数，微机存储器的容量是指存储器所 能容纳的最大字节数。

2.存取周期：存取周期是指存储器从接收到地址，

到实现一次完整的读出所经历的时间，通常取写操作周期 与读操作周期相等，故称为存取时间。 存储器中的内容是否丢失 。

3.易失性 ：所谓易失性是指存储器的供电电源断开后，

4.可靠性：存储器工作的可靠性是指它抵抗干扰，正确完成读/写数据的性能。

7.2 半导体存储器

7.2.1

存储器中地址译码的两种方式

1.存储器芯片逻辑图一般存储器芯片(如SRAM芯片)外部逻辑图 如图7-2所示。

①地址线A10~A0 共计11根 ，容量 等于: 211×8=2KB ; ②数据线D7~D0共 8位，双向传输， 可由CPU写数据到 存储器，也可由 CPU从存储器芯片 中读出数据；

地址线 A10~A0

数据线D7~D0

存储器 芯片片选信号线 CS

读信号 RD 写信号 WR

图7-2 存储器芯片逻辑图

③片选信号，一般用低电平选中存储器芯片。当CPU选中某一存储器芯片时，有两种访问操作，写存储器操作和读存储 器操作，因此，芯片引脚上一般具有写允许信号与读允许信 号。

表7-1

RAM存储器芯片的工作方式 操作 无操作 RAM→CPU操作 CPU→RAM操作 非法 无操作

CS RD WR1 0 0 0 0 ╳ 0 1 0 1 ╳ 1 0 0 1

2.存储器芯片的存储矩阵与地址译码 的两种方式(1)单译码方式11位 A10 A9 A8 … A0 基本存储电路

地址译码电路 D7 D6 D5 D4 D3 D2 D1 D0 W2047 W2046 W2045 … ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● W1 ● ● ● ● ● ● ● ● W0 ● ● ● ● ● ● ● ● I/O控 制与输 出缓冲 放大器

外部数据线

D7~D0

图7-3 单译码结构图

(2)双译码方式双译码结构存储器示意图如图7-4所示。A10 A9 A8 A7 A6 A5

X 方 译 码 器

X63 X62 . . .

● ●● ● ●●

● ●

● ● ● ● ● ●

● ● 基本存储电路

X0

● ●●D7 D6

●

● ● ● …D7 D6

●D7

D5 … D0

D5 … D0

~D 0

Y31

…

Y0

Y方向译码器A4 A3 A2 A1 A0

图7-4 双译码结构存储器示意图

3.存储器芯片的I/O控制逻辑存储器芯片的I/O控制逻辑如图7-5所示。

外部数据线

内部输入数据线

CS WR

“1”打开输出三态门

﹠1

I/ O 缓 冲 内部输出 电 数据线 路

存 储 阵 列

RD

﹠2

图7-5 I/O控制逻辑

7.2.2

静态随机存取存储器SRAM以Intel 6264为例介绍。

Intel 6264的引脚图和内部结构框图分别 如图7-6和图7-7所示。它主要由512×128(16×8)存储阵列、行译 码器、列译码器以及数据输入/输出控制电路等 组成。

本文来源：https://www.bwwdw.com/article/1xl4.html