第4章-组合逻辑电路 (1)

4 组合逻辑电路

4.1 组合逻辑电路的分析

4.1.1 写出如图题4.1.1所示电路对应的真值表。

解：（1）根据图题4.1.1（a）所示的逻辑图，写出其逻辑表达式，并进行化简和变换得

L?AB?A?B?BC?C?AB?A?B?BC?C?AB?AB?B?C?B?A?C根据上述逻辑表达式列出真值表如表题解4.1.1（a）所示。

（2） 根据图题4.1.1（b）所示的逻辑图，写出逻辑表达式，并进行化简和变换得

L2?ABC?ABC?A(BC?BC)

L1?L2?ABC?A(BC?BC)?ABC?A(BC?BC)?ABC?0?1

根据上述逻辑表达式列出真值表，如表题解4.1.1（b）所示。

1

4.1.2

组合逻辑电路及输入波形（A、B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。

解：由逻辑电路写出逻辑表达式

L?AB?AB?A?B

首先将输入波形分段，然后逐段画出输出波形。当A、B信号相同时，输出为1，不同时，输出为0，得到输出波形，如图题解4.1.2所示。 4.1.4 试分析图题4.1.4所示逻辑电路的功能。

解：组合逻辑电路的分析步骤是，首先由逻辑电路写出逻辑表达式，然后根据逻辑表达式列出真值表，再由真值表判断逻辑功能。由逻辑电路写出逻辑表达式 L?(A?)?(C?D)

2

列出真值表，如表题解4.1.4所示。

由真值表可知，输入奇数个1（或0），输出L=1，输入偶数 个1（或0），输出L=0.该电路为奇校电路。

4.1.5 逻辑电路如图题4.1.5所示，试分析其逻辑功能。

解：根据组合逻辑电路的分析步骤

（1） 由逻辑电路写出输出与输入的逻辑表达式

L1?A?B?AB

L2?A?B?A?B?(A?B)?(A?B)?AB?AB

L3?A?B?AB

(2)

列出真值表，如表题解4.1.5所示。

3

由真值表可知，当A＞B， L1=1， L2=L3=0； 当A＜B， L3=1， L1=L2=0； 当A=B， L2=1，L1=L3=0。

该逻辑电路为1位数值比较器。 4.1.6

试分析图题4.1.6所示逻辑电路的功能。

解：根据组合逻辑电路的分析步骤，首先写出逻辑表达式

S?A?B?C

CO?(A?B)Ci?AB?(A?B)Ci?AB?AB?ACi?BCi

根据逻辑表达式列真值表，如表题解4.1.6所示。

该电路为1位数全加器。A、B为被加数及加数，Ci为低位进位，S为和，CO为高位进位。 4.1.7

分析图题4.1.7所示逻辑电路的功能。

4

解：由逻辑电路写出表达式

S0?A0?B0C0?A0B0S1?A1?B1?A0B0C1?A1B1?(A1?B1)A0B0列出真值表，如表题解4.1.7所示。

由逻辑表达式和真值表可判断该电路是2位数全加器。A1A0、B1B0分别为2位被加数及加数，S1、S0为和，C0为A0、B0相加向高位的进位，C1为A1、B1及C0相加向更高位的进位。 4.1.8

分析图题4.1.8所示逻辑电路的功能。

5

解：按照组合逻辑电路的分析步骤进行。

（1） 根据逻辑电路可写出各输出端的逻辑表达式，并直接进行化简和变换。

L4?ABC?A?B?CL3?BC?BC?BC?BCL2?CL1?DF?AB?AC?AB?AC（2） 列写真值表，如表题解4.1.8所示。

（3） 确定逻辑功能。分析真值表可知，当ABCD所表示的二进制数小于或等于9时，输

6

出L4L3L2L1为对应输入的十进制数9的补码。例如，对十进制数8求9的补码为9－8=1。同时标志位F输出为0。当输入的二进制数大于9时，输出与输入已不是上述的逻辑关系，并且标志位F输出为1，说明此事电路输出的是伪码。这个电路逻辑功能是计算十进制数9的补码。

4.2 组合逻辑电路的设计

4.2.1 试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。

解：根据组合逻辑的设计过程，首先确定输入、输出变量、列出真值表，由卡诺图化简得到与或式，然后根据要求对表达式进行变换，画出逻辑图。

（1） 设输入变量为A、B、C，输出变量为L，根据题意列真值表，如表题解4.2.1所示。 （2） 由卡诺图化简，如图题解4.2.1（a）所示，经过变换得到逻辑表达式为 L?A?BC?ABC

（3） 用2输入与非门实现上述逻辑表达式，如图题解4.2.1（c）所示。

4.2.2 试设计一个4位的奇偶校验器，即当4位数种有奇数个1时输出为0，否则输出为1.可以采用各种逻辑功能的门电路来实现。

解：（1）按照组合逻辑电路的设计步骤，设4个输入为A、B、C、D，输出为L。当ABCD中有奇数个1，输出L=0；当ABCD有偶数个1或没有1，输出为L=1，由此列出真值表，如表题解4.2.2。

7

（2） 由真值表画出卡诺图，如图题解4.2.2（a）所示。

（3） 由卡诺图写出逻辑表达式，并进行变换得

L?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?AB(CD?CD)?AB(CD?CD)?AB(CD?CD)?AB(CD?CD)?ABC?D?AB(C?D)?AB(C?D)?AB(C?D)?(AB?AB)C?D?(AB?AB)(C?D)?(A?B)(C?D)?(A?B)(C?D)?A?B?C?D（4） 由逻辑表达式可见，用异或门可以简化逻辑电路，因此，由异或门和非门构成的逻

辑电路，如图题解4.2.2（b）所示。

4.2.4 试设计一可逆的4位码转换电路。当控制信号C=1时，它将8421码转换为格雷码；C=0时，它将格雷码转换为8421码。可以采用任何门电路来实现。

解：（1）设X3、X2、X1、X0分别为4个输入信号，Y3、Y2、Y1、Y0分别为4个输出信号，根据题意列出真值表，如表题解4.2.4所示。当C=1时，输入X3X2X1X0作为8421码，对应的输出g3g2g1g0为格雷码；当C=0时，输入X3X2X1X00则作为格雷码，对应的输出b3b2b1b0为8421码。注意，此事X3X2X1X0作为格雷码的排列顺序不是按照它所对应的十进制数递

8

增顺序，而是按照8421码的递增顺序排列。

（2）分别画出C=1和C=0时各输出函数的卡诺图，如图题解4.2.4（a）所示。

9

（3）由卡诺图可求得各输出逻辑表达式。若同时考虑C变量，当C=1时，有

?g3?X3C??g2?(X3X2?X3X2)C?(X3?X2)C ?

?g1?(X2X1?X2X1)C?(X2?X1)C??g0?(X1X0?X1X0)C?(X1?X0)C 当C=0时，有

?b?XC3?3?b?(XX?XX)?(XX)C323232?2?b1?(X3X2X1?X3X2X1?X3X2X1?X3X2X1)C?? ???(X3X2?X3X2)X1?(X3X2?X3X2)X1?C

????????(X3?X2)X1?(X3?X2)X1?C???(X3?X2?X1)C???b0?(X3?X2?X1?X0)C将上述两组方程合并，得到总的输出逻辑表达式

Y3?g3?b3?X3C?X3C?X3Y2?g2?b2?(X3?X2)C?(X3?X2)C?X3?X2Y1?g1?b1?(X2?X1)C?(X3?X2?X1)C?(X2?X1)C?(Y2?X1)C展开且重新组合，得

Y1?X1?(CX2?CY2)?X1?(CX2?CY2)Y0?g0?b0?X0?(CX1?CY1)

10

由此可画出与非门和异或门实现的逻辑电路，如图题解4.2.4（b）所示。 4.2.5

试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加1的运算。可以

采用任何门电路来实现。

解：（1）设输入变量为A、B、C、D，输出变量L3、L2、L1、L0，由题意列真值表，如表题解4.2.5所示。

(2) 由真值表画卡诺图，如图题解4.2.5（a）所示。

11

(3) 由卡诺图可求得各输出逻辑表达式。

?L3?AB?AC?AD?ABCD???A?(B?C?D)?L?BC?BD?BCD?2? ??B?(C?D)?L?CD?CD?C?D?1??L0?D根据上述表达式用或门和异或门实现逻辑电路，如图题解4.2.5（b）所示。 4.2.6

某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下

条件时表示同意：有三人或三人以上同意，或者有两人同时同意，但其中一人是教练。试用2输入与非门设计该表决电路。

解：（1）设一位教练和三位球迷分别用A和B、C、D表示，并且这些输入变量为1时表示同意，为0表示不同意。输出L表示表决结果，L为1时表示同意判罚，为0表示不同意。由此列出真值表，如表题解4.2.7所示。

（2）由真值表画卡诺图，如图题解4.2.7（a）所示。 由卡诺图化简得

12

L=AB+AC+AD+BCD

由于规定只能用2输入与非门，将上式变换为两变量的与非-与非运算式

L?AB?AC?AD?BCD

?AB?AC?AD?B?CD（1） 根据L的逻辑表达式，画出由2输入与非门组成的逻辑电路，如图题解4.2.7（b）

所示。

4.2.7 提示：

A1?B1S1A0B0S0设计一2位二进制数相加得逻辑电路，可以用任何门电路实现。

A1、A0和B1、B0分别为被加数和加数，S1、S0为相加的和，C1为进位位。

解：设A1、A0和B1、B0分别为2位数加法的被加数和加数。S1、S0为2位数加法的和，C1为向更高位的进位。由此列出真值表，如表题解4.2.8所示。

13

由真值表可得卡诺图，如图题解4.2.8（a）所示。

由卡诺图可得S1、S0、C1的简化逻辑表达式

14

S1?A1B1A0?A1B1B0?A1B1A0?A1B1B0?A1B1A0B0?A1B1A0B0?A0(A1B1?A1B1)?B0(A1B1?A1B1)?A0B0(A1B1?A1B1)?(A1?B1)(A0?B0)?A0B0(A1?B1)?(A1?B1)A0B0?A0B0(A1?B1)?A1?B1?(A0B0)S0?A0B0?A0B0?A0?B0C1?A1B1?A1A0B0?B1A0B0?A1B1?A0B0(A1?B1)由逻辑表达式可以画出逻辑图，如图题解4.2.8（b）所示。

4.2.9 某雷达站有三部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由2台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大功率等于雷达X的3倍。要求设计一个逻辑电路，能够根据雷达的起动和关闭信号，以最节约得方式起、停发动机。

解：设雷达A、B、C起动为1，关闭为0，发电机X、Y起动

为1，停止为0。由题意可知，当A或B工作时，只需要X发电；A、B、C同时工作时，需要X和Y同时发电；其他情况只需要Y发电。由此列出真值表，如表题解4.2.9所示。

由真值表可画出卡诺图，如图题解4.2.9（a）所示。由卡诺图可得简化逻辑表达式

X?ABC?ABC?ABCY?AB?C

由逻辑表达式，可画出与、或、非门构成的逻辑电路，如图题解4.2.9（b）所示。

15

4.4.23 试用三个3输入端与门、一个或门和非门实现“A＞B”的比较电路，A和B均为2位二进制数。

解：先根据题意写出FA＞B的逻辑表达式。

由主教材中的表4.4.14写出2位数值比较器“A＞B”的逻辑表达式

FA?B?A1B1?(A1B1?A1B1)A0B0?A1B1?A1B1A0B0?A1B1A0B0

要求与门的输入端不能超过3个，因此对上述表达式进行化简，将后面两项的四个变量相与，变为每项最多只有三个变量相与的与或表达式。

26

FA?B?A1(B1?B1A0A0)?B1(A1?A1A0B0)?A1(B1?A0B0)?B1(A1?A0B0)?A1B1?A1A0B0?A0B1B0根据上述表达式，可用三个3输入端与门、一个或门和两个非门实现语句“A＞B”，如图题解4.4.23所示。

4.4.25 试设计一个8位相同数值比较器，当两数相等时，输出L=1，否则L=0。

解：8位相同数值比较器要求对应的2位数相等。首先设计两个1位二进制数相等的比较器，设两个1位二进制数为Ai、Bi，输出为Li，则列出1位二进制数相等的真值表，如表题解4.4.25所示。

由真值表写出逻辑表达式

Li?AiBi?AiBi?Ai?Bi

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L?L0?L1?L2?L3?L4?L5?L6?L7?A0?B0?A1?B1?A2?B2?A3?B3?A4?B4?A5?B5?A6?B6?A7?B7?A0?B0?A1?B1?A2?B2?A3?B3?A4?B4?A5?B5?A6?B6?A7?B7由逻辑表达式可得逻辑图，如图题解4.4.25所示。

4.4.26 试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输入为8421BCD码时，输出为1，否则为0。

解：BCD码的范围是0000~1001，即所有有效的BCD码均小于1010。用74HC85构成的测试电路如图题解4.4.26所示，当输入的8421BCD码小于1010时，FA＜B输出为1，否则为0。

27

4.4.27 试用数值比较器74HC85和必要的逻辑门设计一个余3码时，输出为1，否则为0。 解：余3码的范围是0011~1100。因此需要两片74HC85和一个或非门构成测试电路，如图题解4.4.27所示，当输入数码在0011~1100范围内，片（1）的FA＜B和片（2）的FA＜B均为0，或非门的输出L为1；超出此范围L为0。

4.4.28 试用反相器和与或非门设计1位二进制全加器。

解：1位全加器的真值表，如表题解4.4.28所示。为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图，如图题解4.4.28（a）所示。为便于与﹣或﹣非的表达式，采用包围0的方法进行化简得

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1Ci?AiBi?BiCi?1?AiCi?1由此得出

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1Ci?AiBi?BiCi?1?AiCi?1

28

根据上述表达式，可以画出1位全加器的逻辑图，如图题解4.4.28（b）所示。

4.4.29 试用8选1数据选择器74HC151，实现1位二进制全加器。

解：全加器的真值表如表题解4.4.28所示。根据真值表写出用最小项表示的Si和Ci的逻辑表达式

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1?m1?m2?m4?m7Ci?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1?m3?m5?m6?m7其中

D1=D2=D4=D7=1 D0=D3=D5=D6=0 片（1）实现Ci表达式，其中

D3=D5=D6=D7=1 D0=D1=D2=D4=0 逻辑电路如图题解4.4.29所示。

根据上述表达式，选用两片8选1数据选择器74HC151实现全加器，片（0）实现Si表达式，

29

4.4.31 由4位数加法器74HC283构成的逻辑电路如图题解4.4.31所示，M和N为控制端，试分析该电路的功能。

解：分析图题4.4.31所示电路，根据MN的不同取值，确定加法器74HC283的输入端B3B2B1B0的值。当MN=00时，加法器74HC283的输入端B3B2B1B0=0000，则加法器的输出为S=I。当MN=01时，输入端B3B2B1B0=0010，加法器的输出S=I+2。同理，可分析其他情况，如表题解4.4.31所示。该电路为可控制的加法电路。

30

本文来源：https://www.bwwdw.com/article/1or6.html