高等院校 数字逻辑 习题四

第四章 组合逻辑电路

习题四

4.1填空题

1．常用的组合电路的逻辑功能表示方法有 、 、逻辑图和 等四种。

2．将含有特定意义的数字或符号信息用二进制代码表示的过程称为__________，实现该功能的电路称为_____________。

3．将二进制代码表示的信息翻译出来的过程称为_____________，实现该功能的电路称为____________。

4．将多路输入数据在_____________信号的控制下，有选择地传送到输出端的过程称为数据选择，实现数据选择功能的电路称为_________________。

5．对于优先编码器，当一位以上输入同时有效时，只对___________________的输入进行编码。

6．译码器除具有译码功能外，还可构成_____________。

7．数据选择器除具有数据选择的功能外，还可以构成___________和实现_______________功能。

8．能实现对两个n位二进制数进行比较并判断其大小关系的逻辑电路称为数据比较器。对两个n位二进制数的比较过程是由______位到______位逐位进行比较的。 9．格雷码的的特点是任意两个相邻码只有 位不同。

10．译码是编码的 ，即是将每个代码的 的过程。 11．判别一个电路中是否存在冒险现象的方法有 和 两种。 12．（0110 1000 0010）8421BCD=（ ）5421BCD=（ ）余3码

13．试列举出五种常用的集成组合逻辑部件， 、 、 、 、 。

14． n个输入端的二进制译码器，共有 个输出端。对于每一组输入代码，有 个输出端为有效电平。

15．数据选择器是一种 输入、 输出的逻辑部件；数据分配器是一种 输入、 输出的逻辑部件。

16．给68个字符编码，至少需要 位二进制数。

95

第四章 组合逻辑电路

17．一位加法器有 和 两种。

18．实际组合逻辑电路中，门电路存在延时，使信号经过不同路径到达同一点时会产生时差，这种时差称为_____________。它有可能使电路的输出产生错误,这种使电路产生的错误输出的现象称为组合逻辑电路的_____________，消除这一问题的方法有 、 、 。

19．四选一数据选择器，AB为地址信号，D 0= D 3=1，D 1=C，D 2= C，当AB=00时，输出F = ；当AB=10时，输出F = 。

20．十进制数（56）10转换为二进制数为 ，它的8421BCD码为 ， 5421BCD码为 ，2421BCD码为 。

21．8421BCD码为（00110100）8421BCD的十进制数是 ，它转换为二进制数为 。

22．常用的有权码编码中，如3321，8421，2421，4421??编码方式唯一的是 。 4.2选择题

1．组合逻辑电路的特点是（ ）

A、含有记忆元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成

2．已知各组合电路的输出F1——F4，的函数表达式分别为：F1=AB+AC

——

F2=AB+ACD+BC，F3=AB+BC，F4=（A+B）（A+C），则不会产生竞争冒险的电路是（ ）

A、电路1 B、电路2 C、电路3 D、电路4 3．下列器件中，属于组合电路的有（ ）

A、计数器和全加器 B、寄存器和比较器] C、全加器和比较器 D、计数器和寄存器 4．十六选一数据选择器有（ ）位地址（选择）输入端。

A、1 B、2 C、4 D、8 5．八路数据分配器，其地址输入端有（ ）个

96

———————

第四章 组合逻辑电路

A、4 B、3 C、2 D、1

—

——

6．函数F= +AC+ AB+BC，当变量取值为（ ），不会出现冒险现象。

A、B= C =1 B、B= C =0 C、A=1，C=0 D、A=B=0 7．( )码的特点是相邻两个代码之间仅有一位不同。

A、BCD B、余3 C、奇偶校验 D、格雷 8．与（19）10相 对应的余3BCD码是（ ）

A、（00101100）余3BCD B、（01001100）余3BCD C、（00110101）余3BCD D、（01011010）余3BCD 9．（36.7）10的8421BCD码为（ ）

A、（0110110.101）8421BCD B、（0011110.1110）8421BCD C、（00110110.0111）8421BCD D、（110110.111）8421BCD 10．在BCD码中，属于有权码的编码是（ ）

A、余3码 B、循环码 C、格雷码 D、8421码 11．用四选一数据选择器实现函数Y?A1A0?A1A0，应使（ ）

A、D0= D 2=0，D 1= D 3=1 B、D 0= D 2=1，D 1= D 3=0 C、D 0= D 1=0，D 2= D 3=1 D、D 0= D 1=1，D 2= D 3=0 12．一个译码器若有100个译码输出端，则译码输入端应有（ ）

A、5个 B、6个 C、7个 D、8个 4.3判断题

1．二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路（ 2．优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效（ 3． 74LS147编码器要求任一时刻只允许一个输入端有信号（ ） 4． 5421BCD码属于有权码，但编码方式不唯一（ ） 5．逻辑函数Y?AB?BC?AC不存在冒险现象（ ）

） 97

） 第四章 组合逻辑电路

6．逻辑函数Y?AB?BC?AC可以用与非门实现（ ） 7．余3 BCD码是无权码（ ）

8．组合电路在逻辑功能上的特点是，任一时刻的输出，仅仅取决与该时刻的输入信号，而与输入信号作用前电路的历史状态无关（ ）。 9．组合逻辑电路中，数据选择器可实现并行数据向串行数据的转换（ ） 10．组合逻辑电路输出、输入间有反馈通路（ ） 11．有竞争的存在，就一定产生冒险。（ ） 4.4分析如图4.10.1所示的各电路的逻辑功能。 A B + A Y1 B C + ⊕ C

(c)

B C & & A & (a)

⊕ ⊕ (b)

Y Y2 D & F A B C & & & & (d)

≥ 1 F

图4.10.1

4.5试设计一个三输入、一输出的判断电路，它的逻辑功能是，当三个输入信号中有奇数个

为高电平时，输出才为高电平，否则输出为低电平。

4.6试设计一个三输入、一输出的多数表决器。（三个输入多数为1时，其输出为1） 4.7试设计一个三变量的一致电路。（当变量全部相同时，输出为1，否则输出为0）

98

第四章 组合逻辑电路

4.8试设计一个全减器，其输入是减数、被减数和低位的借位，输出是差数和向高位的借位。 4.9试用四选一数据选择器产生下列函数

（1）Z=A⊕B （2）Z = A⊙B （3）Z =∑m(0，2，4，5) （4）Z =∑m(0，3，12，13，14)

4.10试用八选一数据选择器产生下列函数

（1）Z=C+AB+AB （２）Z=∑m(1，2，5，７)

（3）Z =∑m(0，2，5，７，８，9，10，13，15) （4）Z =∑m(2，3，6，10，15) （5）Z＝∑m(0，2，７，８，13)

4.11试用数据选择器实现下表所示的逻辑功能

——

A B 0 0 0 1 1 0 1 1 Z CD CD C?D C?D 4.12试设计一个伪码检验电路，当输入四位二进制码为8421BCD伪码时，要求输出信号为1，否则输出为0。

4.13试用3线——8线译码器74LS138实现下列逻辑函数：

Z1?AC?ABC?ABC Z2?BC?ABC

4.14试用74LS138译码器设计一个三输入奇偶校验器。

4.15已知函数Y（A，B，C，D）=∑m（6，7，10，11，12，13，14，15），试分别用以下

99

第四章 组合逻辑电路

几种组件实现。

（1）八选一数据选择器；

（2）四线——十六线译码器和与非门（译码器输出低电平有效）； （3）与非门。

4.16三个输入信号中，A的优先权最高，B次之，C最低，它们通过编码器分别由FA、FB、FC输出。要求同一时间只有一个信号输出，若两个以上信号同时输入时，优先权高的被输出，试设计该逻辑电路。

4.17设计一个能实现两个两位二进制数乘法的组合逻辑电路。 4.18试用八选一数据选择器和与非门分别设计一个三变量多数表决器。 4.19试用一位二进制数比较器设计一个三位二进制数比较器。

4.20用“与非门”设计一个一位数值范围指示器，当输入电路的十进制数大于等于5时，电路输出为1，否则输出为0。（输入电路的十进制数用8421BCD码表示） 4.21设计一个将十进制数0—9的8421BCD码转换为余3码的逻辑电路。

4.22某医院有四间病房，编号为A、B、C、D，每个病房均设有呼叫按钮，按下按钮后，值班室对应的指示灯亮。现要求A病房的按钮按下后，无论其它病房的按钮按下与否，值班室只有与A对应的指示灯亮；当A没有按下，而B按下时，无论其它病房的按钮按下与否，值班室只有与B对应的指示灯亮；当A、B均未按下而C按下时，无论D按下与否，值班室只有与C对应的指示灯亮；当A、B、C均未按下而D按下时，值班室只有与D对应的指示灯亮。试设计一满足上述要求的控制逻辑电路。

100

本文来源：https://www.bwwdw.com/article/1lto.html