计算机组织与结构复习参考题7

ABBDC AAADC BDDAC

计算机组织与结构复习参考题7

题序 得分 评卷人 一、

一 二 三 四 五 六 七 八 总 分 选择题（每题2分，共30分）

1. 计算机内常采用__A_作为字符编码。

A．ASCⅡ码 B．原码 C．反码 D．补码

2. 二进制数x的真值为－0.1101B，其补码表示为____B____，反码表示为

________。

A．1.1101 B．1.0011 C．1.0010 D．1.0010 3. 运算器由许多部件组成，其核心部分是_B__。

A．数据总线 B．算术逻辑运算单元 C．多路开关 D．累加寄存器 4. 计算机系统中的虚拟存贮系统是指 D

A．外存 B．RAM

C．主存 D．主存和外存系统

5. 在寄存器间接寻址中,操作数是放在 C 。

A.堆栈 B. 通用寄存器 C. 主存单元 D.程序寄存器 6. 存储容量的基本单位是 A

A.位 B.字节 C.字 D.存储单元数 7. 主存储器和CPU之间增加cache的目的是_______A_______。

A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器的容量

C、扩大CPU中通用寄存器的数量

D、既扩大主存容量又扩大CPU通用寄存器数量 8. 有关逻辑右移中，说法正确的是_A__。 A．数据右移1位，最高位用0补充 B．数据右移1位，最高位用1补充

C．数据右移1位，最高位用原最低位补充 D．数据右移1位，最高位用原最高位补充

9. IEEE754标准，一个浮点数由符号位S、阶码E、尾数M三个域组成。其中阶

码e的值等于指数的___D___减去一个固定偏移值。

A.补码 B. 反码 C.原码 D. 真值 10. 和外存储器相比，内存储器的特点是_C __。

A．容量大，速度快，成本低 B．容量大，速度慢，成本高 C．容量小，速度快，成本高 D．容量小，速度快，成本低

11. 有关高速缓冲存储器Cache的说法，正确的是_B__。

A．只能在CPU以外 B．CPU内外都可以设置Cache

C．只能在CPU以内 D．若存在Cache，CPU就不能再访问内存 12. 若微机A的主频为8MHZ，平均指令执行速度为0.4MIPS,那么它的平均指令

周期为__D_μs。

A．0.125 B．1.25 C．0.25 D．2.5 13. 微地址指出微指令 D

A. 在主存的存储位置 B. 在堆栈的存储位置

C. 在磁盘的存储位置 D. 在控制存储器的存储位置 14. 微操作在执行部件中是最基本的操作。由于数据通路的关系，微操作可分为

相容性和相斥性微操作。请在以下叙述中选出一个正确描述的句子。A A．同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C．同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D．同一个时钟周期中，不可以并行执行的微操作叫相斥性微操作 15. 能实现指令和任务多级并行的处理机属于 C 。

A．MISD B．SIMD C．MIMD D．SISD 二、判断题（正确的在题后括号内划“Y”，错误的划“N”。每小题1分，共10分）

1. 计算机体系结构是一门研究计算机硬件结构的学科。（ ）

2. 根据Amdahl定律，加快某部件执行速度所获得的系统性能加速比，取决于

这种执行方式被使用的频度（ ）。

3. [X]补=11.0111，[Y]补= 11.1011，[X+Y]补 运算结果有溢出（ ）。 4. 浮点数阶码位数影响数的可表示范围大小，尾数位数影响数的可表示精度大

小（ ）。

5. 高级语言源程序不能直接在计算机上运行，需要由相应的语言处理程序翻译

成机器语言程序后才能运行（ ）。

6. 单指令流单数据流计算机的每个机器周期最多执行一条指令（ ）。 7. 程序的局部性包括时间上的局部性和空间上的局部性（ ）。

8. 采用FIFO替换的Cache存储器，分配给程序的Cache容量一定时，块的大

小增加，Cache的命中率将先上升，到一定时候又会逐渐降低（ ）。 9. 在分支预测法中，用2位饱和计数预测器预测未来转移情况，设初始状态为

01，下一状态转移成功，则计数器的值为11（ ）。 10. 标量处理机是一种典型的多处理机系统（ ）。

三、对4位有效信息（1100）, 选择生成多项式为（1011）。求有效信息的(7,4)循环校验编码。（8分）

四、已知X=（1001）2 , Y=（0010）2 ,用加减交替法计算[X/Y]原。（10分） 五、假设寄存器R中的数值为1000H，地址为3000H的存储器中存储的数据为1200H，地址为1000H的存储器中存储的数据为3000H， PC的值为4000H，变址寄存器中的数值为1000H，以下寻址方式下访问到的指令操作数是什么？（10

分

1. 立即数寻址 #3300H； 2. 寄存器间接寻址 （R）； 3. 存储器间接寻址 [1000H]； 4. 相对寻址 -1000H（PC）； 5. 相对变址寻址 -2000H（PC）（XR）

六、有一个cache－主存存储层次，采用组相联映像。主存共分16个存储块，Cache为4个存储块，每组包含2个存储块，访存地址为块地址。采用近期最少使用（LRU）替换策略。对于如下块地址流：1，12，0，3，12，7，6，12，8，7， 4，6。如果主存中的内容一开始未装入Cache中。（12分） 1、请将每次访问后Cache中各块的分配情况填入下表中。 2、对于第1问，求出此期间cache的命中率。

3、如果每一块内有16个字节，写出主存地址位数。

七、已知某计算机的主存地址空间中，从地址0000H至3FFFH为ROM存储区，从地址4000H至5FFFH为ROM保留区，从地址6000H至FFFFH为RAM存储区。CPU的地址线16条，数据线8条，读写控制信号端WE，CE为片选控制端，MREQ为CPU的访存请求信号端。如果RAM 和ROM存储器芯片都采用8K*1的芯片， 1．ROM存储区和RAM存储区的容量为多少字节？ 2．8K*1的芯片的片内地址线有多少条？

3．如果RAM 和ROM存储器芯片都采用8K*1的芯片，计算机的主存需要多少块8K*1的芯片？（9分）

八、具有前向专用通路的CPU流水结构中，指令流水线分为五级，即取指、译码、执行、访存、写回五个阶段，乘法执行阶段用三个机器周期，其他每个阶段用一个机器周期。执行以下指令序列，指出指令序列中的相关性；画出指令流水线有序执行有序写回的时空图。（11分） MULT R2，R1，R3 /*I1*/ ADD R4，R2，R5 /*I2*/ ADD R3，R6，R5 /*I3*/ LOAD R6，100（R2） /*I4*/

参考答案

一、 （30分） ABBDC AAADC BDDAC 二、 （10分）Χ√Χ√√ √√√ΧΧ 三、 （8分） 解：

B(x)?x3?xV(x)?B(x)*V(x)?(x3?x)(x3?x?1)?x6?x4?x3?x4?x2?x?x6?x3?x2?xCRC编码结果：1001110 四、（10分）

五、（10分）解： 3000H 3000H 3000H 1200H 1200H 六、（12分）

1，12， 0， 3， 12， 7， 6， 12， 8， 7， 4， 6 1* 1* 0 0 0* 0* 0* 0* 8 8 8* 8* 12 12* 12* 12 12 12 12 12* 12* 4 4 3* 3* 3* 6 6 6 6* 6* 6 7 7* 7* 7* 7 7 7* 入 入 换 入 中 入 换 中 换 中 换 中 命中率 4/12=1/3 主存地址位数：8位 七、（9分）

ROM存储区的容量为16KB

RAM存储区的容量为40KB

8K*1的芯片的片内地址线有13条

如果RAM 和ROM存储器芯片都采用8K*1的芯片，计算机的主存需要64K*8/8K*1=64块 八、（11分）

MULT R2，R1，R3 /*I1*/

ADD R4，R2，R5 /*I2*/ I1和I2写后读相关 ADD R3，R6，R5 /*I3*/ I2和I3资源相关 LOAD R6，100（R2） /*I4*/ I3和I4读后写相关 IF ID EX EX EX M WB IF ID EX M WB IF ID EX M WB IF ID EX M WB

本文来源：https://www.bwwdw.com/article/1kh8.html