数字电路实验3 计数器
更新时间:2024-06-21 13:53:01 阅读量: 综合文库 文档下载
实验八 计数器
一、实验目的
1. 熟悉由集成触发器构成的计数器电路及其工作原理。 2. 熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路
所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。
计数器种类繁多。根据计数体制的不同,计数器可分成二进制(即2”进制)计数器和非二进制计数器两大类。在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。根据计数器的增减趋势不同,计数器可分为加法计数器—随着计数脉冲的输入而递增计数的;减法计数器—随着计数脉冲的输入而递减的;可逆计数器—既可递增,也可递减的。根据计数脉冲引入方式不同,计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲(CP)输入端;异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲(CP)输入端。
1.异步二进制加法计数器
异步二进制加法计数器是比较简单的。图1.8.1(a)是由4个JK(选用双JK74LS112)触发器构成的4位二进制(十六进制)异步加法计数器,图1.8.1(b)和(c)分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解:触发器FFO(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转,触发器FF1的CP端接FF0的Q0端,因而当FFO(QO)由1→ 0时,FF1翻转。类似地,当FF1(Q1)由1→0时,FF2翻转,FF2(Q2)由1→0时,FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态,因此,它是十六进制加法计数器,也称模16加法计数器(模M=16)。
16151413121110974LS11212345678图8-2 74LS112外引脚接线图
从波形图可看到,Q0 的周期是CP周期的二倍;Q1 是Q0的二倍,CP的四倍;Q2是Q1 的二倍,Q0的四倍,CP的八倍;Q3是Q2的二倍,Q1的四倍,Q0的八倍,CP的十六倍。所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频,这就是计数器的分频作用。 2.异步二进制减法计数器
异步二进制减法计数器原理同加法计数器,只要在图1.8.1(a)所示加法计数器逻辑电路中将低位触发器Q端接高位触发器CP端换成低位触发器Q端接高位触发器CP端即可。
图1.8.2为异步二进制减法计数器。
如果有D触发器,则可把D触发器光转换成T’触发器,然后根据74LS74 D触发器是上升沿触发,画出逻辑电路图。用74LS74构成的4位二进制计数器逻辑电路如图1.8.3所示, 3.其它进制计数器
在很多实际应用中,往往需要不同的计数进制满足各种不同的要求。如电子钟里需要六十进制、二十四进制,日常生活中的十进制,等等。
在图1.8.3中虚线所示,我们只要把Q3和Q1通过与非门接到FF0、FF1、FF2、FF3四个触发器的清零端 R,即可实现从十六进制转换为十进制计数器。如
d要实现十四进制计数器,可以把Q3、 Q2 、Q1 相“与非”后,接触发器FF3~FF0的清零端 R 。同理可实现其它进制的异步计数器。
d“8421码”十进制计数器是常用的,图1.8.4为下降沿触发的JK触发器构成的异步十进制计数器(8421码)。
??要组成100进制(8421码)计数器可以把两个8421计数器级联起来即可实现。 4.集成计数器
在实际工程应用中,我们一般很少使用小规模的触发器去拼接而成各种计数器,而是直接选用集成计数器产品。例如74LS161是具有异步清零功能的可预置数4位二进制同步计数器。74LS193是具有带清除双时钟功能的可预置数4位二进制同步可逆计数器。图1.8.5为74LS161惯用逻辑符号和外引脚排列图。表1.8.1为74LS161的功能表。
由表1.8.1可知,74LS161具有下列功能: ① ②
CR=0,不管其它输入端为何状态,输出均为0。
CR=1,LD=0,在CP上升沿时,将d0~d3置入Q0~Q3中。 CR= LD=1,若CTT=CTP=1,对CP脉冲实现同步计数。
?????③ ④
?CR= LD =1,若CTP. =0,计数器保持。
?进位CO在平时状态为0,仅当CTT=1且Q0~Q3全为1时,才输出1(CO= CTT.Q3. Q2. Q1 .Q0)。
体现74LS193功能的波形图如图1.8.6所示,其主要功能如下: ① CR=1为清零,不管其它输入如何,输出均为0。 ② CR=0,
LD=0,置数,将D、C、B、A置入QD、QC、QB、QA中。
??③ CR=0,LD=1,在CPD=1,CPU有上升沿脉冲输入时,实现同步二进制加法计数。在CPU=1,CPD 有上升沿脉冲输入时,实现同步二进制减法计数。
④ 在计数状态下(CR=0,LD=1时,CPD=1时)CPU输入脉冲,进行加法计
?数,仅当计数到QD~QA全1时,且CPU为低电平时,进位CO输出为低电平;减法计数时(CPU=1,CPD为脉冲输入,CR=0,LD=1),仅当QD~QA
???全0时,且CPD为低电平时,借位BO 输出为低电平。
??
三、实验内容及步骤
1. 异步二进制加法计数器
a. 在实验箱中选四个JK触发器,(也可自行插入二片74LS112双JK触发器)按图
1.8.1(a)接线。74LS112管脚排列如实验七图1.7.14所示。 b. 其中CP接单次脉冲(或连续脉冲),R端接实验箱上的复位开关K5。 c. 接通实验系统(箱)电源,先按复位开关K5(复位开关平时处于1,LED灯亮,按下为0,LED灯灭,再松开开关,恢复至原位处于1,LED灯亮),计数器清零。 d. 按动单次脉冲(即输入CP脉冲),计数器按二进制工作方式工作。这时 Q3、Q2、Q1、Q0的状态应和图1.8.1(b)一致。如不一致,则说明电路有问题或接线有误,需重新排除错误后,再进行实验论证。
2. 异步二进制减法计数器
a. 按图1.8.2(a)接线。实际上,只要把异步二进制加法计数器的输出脉冲引线由Q端换成
Q 端,即为异步二进制减法计数器。
?b. 输入单次脉冲CP,观察输出Q3、 Q2、 Q1、 Q0的状态是否和图(b)一致。 c. 将CP脉冲连线接至接续脉冲输出(注意,必须先断开与单次脉冲连线,再
接到连续脉冲输出上),调节连续脉冲旋钮,观察计数器的输出。 3. 用D触发器构成计数器
a. 按图1.8.3接线,即为4位二进制(十六进制)异步加法计数器,验证方法同上,从本实验不难发现,用D触发器构成的二进制计数器与JK触发器构成的二进制计数器的接线(即电路连接)不一样,原因是74LS74双D触发器为上升沿触发,而74LS112双JK触发器为下降沿触发。 b. 构成十进制异步计数器
在图1.8.3中,将Q3和Q1两输出端,接至与非门的输入端,输出端接计数器的四个清零端
。Rd。图中虚线所示(原来Rd接复位按钮K5的异线应断开)
????按动单次脉冲输入,就开发现其逻辑功能为十进制(8421码)计数器。
若要构成十二进制或十四进制计数器,则只需将Q3、Q2、Q1进行不同组合即可。如图1.1.8所示分别为十进制、十二进制、十四进制计数器反馈接线图。
4. 集成计数器74LS161的功能验证和应用
a. 将74LS161芯片插入实验箱IC空插座中,按图1.8.9接线。16脚接电源+5V,
8脚接地,D0、D1、D2、D3接四位数据开关,Q0、Q1、Q2、Q3、CO接五只LED发光二极管,置数控制端LD,清零端CR,分别接逻辑开关K1、K2,CTP、CTT分别接另二只逻辑开关K3、K4,CP接单次脉冲。
接线完毕,接通电源,进行74LS161功能验证。
??①清零:拨动逻辑开关K2=O(CR=0),则输出Q0~Q3全为0,即LED全灭。
②置数:设数据开关D3 D2 D1D0=1010,再拨动逻辑开关K1=0,
K2=1(即LD=0,,按动单次脉冲(应在上升沿时),输出Q3 Q2 Q1Q0CR=1)=1010,即D3~D0数据并行置入计数中,若数据正确,再设置D3~D0为0111,输入单次脉冲,观察输出正确否(Q3~Q0=0111)。如不正确,则找出原因。 ③保持功能:置K4=K2=1(CR=LD=1),K3或K4=0(即CTP=0或CTP=0),则计数器保持,此时若按动单次脉冲输入CP,计数器输出Q3~Q0不变(即LED状态不变)。 ④计数:置K1=K2=1(CR=LD=1),K3=K4=1(CTP=CTT=1),则74LS16处于加法计数器状态。这时,可按动单次脉冲输入CP,LED显示十六进制计数状态,即从000→0001→?111进行顺序计数,当计到计数器全为1111时,进位输出LED发光二极管亮(即CO=1,CO=G .Q3.Q2 .Q1.Q0)。
将CP接到单次脉冲的导线切断,连至连续脉冲输出端,这时可看到二进制计数器连续翻转的情况.
b. 十进制计数也可用74LS161方便地实现.将Q3和Q4通过与非门反馈后接到
CR端,见图1.8.10(a)所示.利用此法,74LS16可以构成小于模16的任意进
制计数器.
此外,还可利用另一控制端LD把74LS16设计成十进制计数器,如图1.8.10(b)所示。
同步置数法,就是利用LD这一端给一个零信号,使=D3 D2 D1D0"0110"6
这个数并行置入计数器中,然后以6为基值向上计数直至15(共十个状态),即0110→0111→1000→1001→1010→1011→1100→1101→1110→1111。所以利用15="1111"状态CO为1的特点,反相后接到LD,而完成十进制计数器这一功能.同样道理,也可以从0、1、2等数值开始,再取中间十个状态为计数状态,取最终状态的“1”信号相与非后,作为LD的控制信号,就可完成十进制计数器。例如若D3D2D1D0=“0000”=0则计到9;D3D2D1D0=“0001”=1则计到10,等等。
c. 用两片或三片74LS161完成更多位数的计数器,实验电路见图1.8.11和图1.8.12。其中图1.8.11为两片74LS161构成174进制计数器的两种接法。图1.8.12为三片构成4096进制计数器的两种接法。按图1.8.11和图1.8.12分别进行实验论证。
?
5. 集成计数器74LS193的功能验证
74LS193计数器的使用方法和74LS161很相似。图1.8.13为其实验接线图。按图1.8.13接线,进行74LS193的功能验证。
a.清零:74LS193的CR端与74LS161不同,它是“1”信号起作用,即CR=1
时,74LS193清零.实验时,将CR置1,观察输出QD、Qc、QB、QA的状态,并和逻辑功能;图1、8、6、比较。
b. 计算;74LS193可以加、减计数,在计数状态时,即CR=0,
LD=1,CPD=1时,CPU输入脉冲,为加法计数器;CPU=1,CPD输入脉冲,
计数器为减法计数器。
c. 置数:CR=0,置数据并关为任一二进数(如0111),拨动逻辑开关K1=O(LD=O)则数据D、C、B、A已送入QD~QA中。
d. 用74LS193也可实现任意进制计数器,这里不一一实验了。读者可以试做一
下其它几个任意进制的计数器。
四、实验器材
1. THDM-1系列数字电子技术实验系统 1台 2. 直流稳压电源 SG1731 2台
3. 集成电路:74LS74,74LS112,74LS193 各2片
74LS161 3片
74LS04,74LS08,74LS20 各1片
五、预习要求
1. 复习计数器电路的工作原理和电路组成结构。
2. 熟悉中规模集成计数器电路74LS161,74LS193的逻辑功能、外引脚排列和
使用方法。
六、实验报告要求
1. 整理实验电路,画出时序状态图和波形图。 2. 若用74LS193构成60进制计数器,电路如何? 3. 总结74LS161二进制计算器的功能的特点。
正在阅读:
数字电路实验3 计数器06-21
化工原理上册复习题10-13
关于帕克的城市社会学理论04-24
化工原理期末复习题 204-08
调查问卷(自然人股东、董事、监事、高级管理人员、核心技术人员)12-10
对当前农民专业合作社发展的思考12-26
唐伯虎经典八股文《怎当他临去秋波那一转》04-22
豫建设标〔2007〕29号05-16
- 多层物业服务方案
- (审判实务)习惯法与少数民族地区民间纠纷解决问题(孙 潋)
- 人教版新课标六年级下册语文全册教案
- 词语打卡
- photoshop实习报告
- 钢结构设计原理综合测试2
- 2014年期末练习题
- 高中数学中的逆向思维解题方法探讨
- 名师原创 全国通用2014-2015学年高二寒假作业 政治(一)Word版
- 北航《建筑结构检测鉴定与加固》在线作业三
- XX县卫生监督所工程建设项目可行性研究报告
- 小学四年级观察作文经典评语
- 浅谈110KV变电站电气一次设计-程泉焱(1)
- 安全员考试题库
- 国家电网公司变电运维管理规定(试行)
- 义务教育课程标准稿征求意见提纲
- 教学秘书面试技巧
- 钢结构工程施工组织设计
- 水利工程概论论文
- 09届九年级数学第四次模拟试卷
- 计数器
- 电路
- 实验
- 数字
- 新技术应用方案
- AN1015教务实验课选课系统的设计与实现2
- 大连交通大学研究生教务管理系统使用指南
- 阅读下面这段文字
- 框混结构施工组织设计
- 电子制造服务业产业链及品牌分析 - 图文
- 小学巾帼标兵岗事迹材料
- 如何做好新时期少数民族干部工作
- 凤宝余热发电项目监理大纲
- 2007材料工程师考试 - 图文
- 人教版小学三年级下册美术教案1
- 深圳学车新电子科技有限公司(企业信用报告)- 天眼查
- 关于协助人民法院执行冻结或强制转让股权工作的意见
- 《深圳市住房租赁监管服务平台管理办法》(暂行)
- 个人与团队管理网上作业参考答案
- 液气压传动与控制习题试卷三
- 2012年九年级数学模拟考试卷-九年级数学
- PEP小学英语六年级毕业练习题(一)2 - 图文
- 云桂铁路站前工程六标段涵洞工程实施性施工组织设计
- 英语作文常用写作句式句型汇总