数字锁相频率合成器实验报告 - 图文

课程设计实验报告

课程名称： 电子系统设计 题目名称： 数字锁相频率合成器 学生学院： 信息工程学院 专业班级： 学 号： 学生姓名： 指导教师：

2014年 05 月31 日

一、课程任务

1、根据锁相环原理，确定电路形式，画出电路图；

2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真； 3、画出原理图、PCB图；

4、制作电路板，组装、焊接电路；

5、调试、测试电路功能，撰写课程设计报告。 二、课程目的

1、能够在设计中综合运用所学知识解决实际问题。

3、初步掌握工程设计的一般方法，具备一定的工程设计能力。

4．培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风 。 三、实验原理

频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上，从而获得多个稳定频率,故又称锁相式频率合成。数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。 四、设计指标

1利用锁相环设计的频率合成器： 2要求：输入频率fi=100 Hz； 3输出频率fO=100Hz～99.9 KHz； 4倍频系数:N=1～999 五、实验测试要求

1．测VCO曲线，即压控振荡器曲线； 2．测VCO中心频率f0； 3．求VCO增益：K=Δf/ΔV； 4．测锁相环锁定范围：fL～fH； 5．求频率合成器的阶数。 六、Protues仿真

七、模块电路图

（1）CD4046锁相环模块

(2)分频器模块

（3）555波形发生模块

（4）电源及电路保护模块

八、设计过程 （1）系统框架

本文来源：https://www.bwwdw.com/article/15ht.html