ARM嵌入式期末考试题库精心整理版

1、 智能物联网工程师群，免费共享100G学习资料 2、

3、 qq群号码：538435543 4、

5、 欢迎大家加入交流经验，互相学习分享

6、 cortex-A8 中只有CP14和CP15 两种协处理器。CP14用来测试（test），CP15用作系

统控制.

7、 cortex-A8中协处理器CP15是协助处理器做管理工作，属于A8内部。 8、 cortex-A8的通用寄存器和状态寄存器属于A8内部 的32位存储器 。

9、 跳转指令BL只能实现前后32M的小范围的跳转，使用“LDR PC，..” 伪指令可以实

现大范围的跳转。大范围4G

10、 汇编中用#注释（ F）。@ 错误，是@符号注释

11、 根据ATPCS标准，子程序间通过寄存器R0、R1、R2、R3来传递参数，如果参数

多余4个，则多出的部分用堆栈传递，返回值用R0传递。 12、 寄存器R13用作数据栈指针，记作SP。

13、 寄存器R14称为链接寄存器，记作LR，它用于保存子程序的返回地址。 14、 寄存器R15是程序计数器，记作PC，不能用作其它用途。 15、 汇编的优点是效率高，体积小。（对）

16、 S5PV210内部对模块的管理是分区域管理的，分为那几个区域（ ）、（ ）、

（ ）。

不清楚答案，查询得知，S5PV210由ARM内核、系统外围设备、存储器子系统、多媒体加速、电源管理、连接性模块 等模块组成， p42

17、 S5PV210内部有三条总线，他们是APB总线，频率100兆以下、AHB总线，200-100

兆、AXI总线。

18、 S5PV210的AHB总线的工作频率范围是200M~100M。 19、 S5PV210的APB总线的工作频率范围是100M以下。

20、 CortexA8的工作频率高达（1GHZ），定时器的PLCK的值是（ 66MHZ）。

21、 S5PV210内部有（ 5 ）个定时器，其中有PWM引脚的有定时器（ T0 T1 T2

T3 ），有死区功能的有定时器（ T0 T1 ）。 22、 占空比就是输出的PWM中，高电平保持的时间 与该PWM的时钟周期的时间之比。 23、 可以通过改变高低电平的时间改变占空比，也可以通过修改时钟周期的时间改变占

空比。（F） 前面话对，后面话错

24、 ARM 处理器有两个级别的中断请求，他们分别是（ fiq ）和（ irq ）。 ARM上实现内存管理的单元叫（ MMU ）。 25、 ARM的全称是（ Advanced RISC Machine）

目前常用的嵌入式外围设备按功能可以分为（ 存储设备 ）、（ 通信设备 ）和（ 显示设备 ）。硬件设备=嵌入式处理器+外围设备

外围设备是完成存储通信调试显示等辅助功能的其他部件。目前常用，存储设备(ram，sram，flash)，通信设备(rs232接口，)，显示设备(显示屏)。 26、 嵌入式linux操作系统属于免费的操作系统。

27、 ARM 有3种含义，它是（ 一个公司名词 ），是（ 一类微处理器通

称 ），还是（ 一种技术 ）的名称。 28、 ARM支持（ 大端 ）和（ 小端 ）两种内存模式。

29、 CPSR寄存器是（ 程序状态寄存器 ）寄存器，SPSR寄存器是（ 程

序状态保存 ）寄存器。

30、 嵌入式系统的硬件包括（ 嵌入式处理器 ）和（ 外围设备 ）。 31、 S5PV210的APB总线的工作频率范围是100M以下。

（?T ）正确，APB总线的工作频率范围是100M以下，AHB总线的工作频率范围是200M-100M

嵌入式系统是，以应用为中心，计算机技术为基础，软硬件可剪裁，适应应用系统对功能成本体积功耗等要求的专用计算机系统

根据掉电是否丢失数据分为RAM ROM RAM随机存储器，又称内存，易失存储器，

RAM分为 SRAM静态存储器 利用触发器保存信息，

和 DRAM动态存储器，利用MOS电容储存电荷保存信息，优于前者。 ROM 只读存储器，是非易失存储器一种

flash是非易失存储器优秀一种。掉电不会丢失，速度快，擦写方便。

risc和cisc区别p16

arm体系构架 v4 arm7

v5 arm9 arm10 有dsp指令 v6 arm11 4种指令集 v7 cortex a r m系列 a高端 r实时性 m满足传统市场

arm7特点，简答题p19

成熟的大批量32位 risc芯片 最高主频130mips

功耗低，兼容16位处理器 代码与arm9 arm10E兼容 开发工具多 调试机制完善

提供0.25 0.18 0.13微米 多样 生产工艺

arm采用32位架构，基本数据类型4种，填空 Byte 8位 字节 HalfWord 16 半字2字节对齐 Word 32 4 DoubleWord 64 8

大端小端内存模式，

小端是默认模式，平常就是这个 大端模式，高地址，放数据低位

v6体系 引入be-8模式，改变be-32大端模式 be-8模式

str r0，【r1】数据位高地址，放数据低位 ldrb r2，【r1】

内核工作模式，cortex a8，（课本8种）8种 填空 usr fiq irq

svc特权模式

abt数据访问中止模式 und未定义指令中止模式 sys

mon监控模式， 可在安全模式和非安全模式切换

8个模式中，除用户模式usr， 其他7个全部特权模式 7个特权模式中，除了系统模式，剩下6个都属于异常模式

异常模式：

快速中断请求模式（FIQ） 用于高速数据传输

外部中断请求模式（IRQ） 用于通常的中断处理

特权模式（SVC）

数据访问终止模式（abt） 当数据或指令预取终止时进入该模式，可用于虚拟内存及存储保护

未定义指令中止模式（und） 用于支持硬件协处理器的软件仿真（浮点、微量运算）

mon监控模式

一、Arm工作模式：

Arm微处理器工作模式，分别为： （课文8种）

1． 用户模式（Usr） 用于正常执行程序

2． 快速中断模式（FIQ） 用于高速数据传输

3． 外部中断模式（IRQ） 用于通常的中断处理

4． 特权模式（SVC） 操作系统使用的保护模式（高权限）,复位和软件中断进入

5． 数据访问中止模式（abt） 当数据或指令预取终止时进入该模式，可用于虚拟内存及存储保护

6． 系统模式（sys） 运行均有特权的操作系统任务

7． 未定义指令终止模式（und） 用于支持硬件协处理器的软件仿真（浮点、微量运算）

8．mon

监控模式， 可在安全模式和非安全模式切换

异常模式优先级如下：

1（最高） SVC 复位

2 abt 数据中止 3 FIQ（快速中断请求） 4 IRQ（外部中断请求） 5 abt 预取指令中止 6（最低） und 未定义指令，SWI 软件中断

存储系统管理，通常使用协处理器cp15:系统控制协处理器

多级存储器系统:内核级(最快存储量最少)，芯片级，板卡级，外设级 cp15包含16个32位寄存器，编号0-15

较高级操作系统，存储系统管理使用存储管理单元，MMU，启动后转换映射虚拟地址

arm7为止使用流水线3级

取指令，从寄存器装载一条指令 译码 为下一周期准备控制信号 执行 处理指令，结果写会寄存器

arm9，五级流水线 3级+缓冲/数据 回写 arm10 6级流水线

影响流水线性能因素

1.互锁，指令结果是下一个指令操作数，等待指令结果才能进行下一条

2.跳转指令，预取指令不得不丢弃

cortex A8 总共40个32位寄存器p37 32个通用寄存器

7个状态寄存器：1个CPSR 当前程序状态寄存器6个SPSR 备份程序状态寄存器 1个PC程序计数器

寄存器R13用作数据栈指针，记作SP。

寄存器R14称为链接寄存器，记作LR，它用于保存子程序的返回地址。 寄存器R15是程序计数器，记作PC，不能用作其它用途。

CPSR 当前程序状态寄存器 p39 理解CPSR格式，里面标志位含义等等

CPSR模式控制位M[4:0],控制有哪些模式，对应可以访问哪些寄存器 p41表格 M[4:0],八个处理器模式

p59跳转指令，bl跳转32mb范围，跳转pc，如ldrb pc，...可以4GB范围

p83 AAPCS标准 子程序调用，用R0-R3存储参数，R0存返回值

p175 I2C总线，填空

I2C总线，通过串行数据线（SDA）和串行时钟线 （SCL）在连接到总线的器件间传递信息。 起始位每几位一个应答？ P177

每个字节8位，每个字节后必须跟一个响应位，所以应该是，起始位每8位一个应答吧。

二、 判断题：（每题1分，共10分） 1

、

ARM

只

是

一

种

处

理

器

架

构

。

（× ）

2、 除用户模式和系统模式外，其它模式均为异常模式。 （√） 3、 FCLK是CPU的时钟，也是定时器的工作时钟。 (× ) 4

、

汇

编

中

用

#

注

释

。

（ × ） @号注释 5、 S3C2440（× ）

6、 同一时间里，INTPND寄存器上只能有一位被设置为1。 （ √ ）

的

时

钟

源

只

能

是

外

部

晶

振

。

。

本文来源：https://www.bwwdw.com/article/13l2.html