计算机组成原理总复习（五邑大学）

一、基本概念

指令周期，CPU周期（机器周期），存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水线，算术流水线，并行处理技术， 流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断（双符号法与单符号法），n位机器数（原码、反码、补码、移码）表示的范围，先行进位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。

二、选择题练习

1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A. 阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数

C. 数符与尾数小数点后第一位数字相异为规格化数 D. 数符与尾数小数点后第一位数字相同为规格化数

2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是______。

A . -215 ~ +（215 -1） B. -（215 –1）~ +（215 –1） C. -（215 + 1）~ +215 D. -215 ~ +215

3、 容量是128M*32的内存，若以字节编址，至少需要______根地址线。

A. 16 B. 29 C. 27 D. 32

4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是____。

A、0~64K B、0~32K C、0~64KB D、0~32KB

5、主存贮器和CPU之间增加cache的目的是______。

A. 扩大主存贮器的容量

B. 解决CPU和主存之间的速度匹配问题 C. 扩大CPU中通用寄存器的数量

D. 既扩大主存的容量，又扩大CPU通用寄存器的数量

6、以某个寄存器的内容为操作数地址的寻址方式称为______寻址。

A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接

7、 在cache的映射方式中不需要替换策略的是______。

A. 全相联映射方式 B. 直接映射方式

C. 组相联映射方式

8、 在CPU中跟踪指令后继地址的寄存器是______。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

9、. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微程序来解释执行 C. 每一段机器指令组成的程序可由一条微指令来执行 D. 每一条微指令由机器指令来解释执行

10、 微程序控制存储器容量为128 X 36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长

度分配是 。

A . 控制字段29位，测试字段2位，微地址字段5位 B . 控制字段26位，测试字段4位，微地址字段6位 C . 控制字段25位，测试字段4位，微地址字段7位 D . 控制字段26位，测试字段2位，微地址字段8位

11、

SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。 A 64，16 B 16，64 C 64，8 D 16，6 。

12、 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。

A.行波进位 B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位

13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是______。

A.DRAM B.SRAM C.闪速存储器 D.EPROM

14、相联存储器是按______ 进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式

C．内容指定方式 D。地址指定与堆栈存取方式结合

15、操作控制器的功能是______。

A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

16、以下四种类型指令中，执行时间最长的是______。

A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令

17、在多级存储体系中，“cache—主存”结构的作用是解决______的问题。

A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配

18、采用虚拟存贮器的主要目的是______。

A. 提高主存贮器的存取速度

B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间

19、程序控制类指令的功能是______。

A.进行算术运算和逻辑运算 B.进行主存与CPU之间的数据传送 C.进行CPU和I/O设备之间的数据传送 D.改变程序执行的顺序

20 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。

A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间 C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间

21、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是______。

A. +（2-1） B.+（2-1） C. +2 D. +2

22、在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。

A.译码电路 与非门 B.编码电路 或非门 C.溢出判断电路 异或门 D.移位电路 与或非门

23、双端口存储器所以能高速进行读写，是因为采用______。

A.高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件

31

30

31

32

24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A .0-1M B.0-4MB C.0-4M D.0-1MB

25、寄存器间接寻址方式中，操作数处在______。

A. 通用寄存器 B.主存单元 C.程序计数器 D.堆栈

26、存贮单元是指______。

A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合

27、计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。

A.0~64K B.0~32K C.0~64KB D.0~32KB

28、对于对某个寄存器中操作数的寻址方式称为______寻址。

A.直接 B.间接 C.寄存器直接 D.寄存器间接

29、没有外存贮器的计算机监控程序可以存放在______。

A RAM B ROM C RAM 和 ROM D CPU

30、 定点二进制运算其中，减法运算一般通过______来实现

A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器

31、在虚拟存贮器中，当程序正在执行时，由______完成地址映射。

A 程序员 B 编译器 C 装入程序 D 操作系统

32、指令系统中采用不同寻址方式的目的主要是______。

A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性 C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度

33、用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。

A.0≤│N│≤1-2C.0≤│N│≤1-2

34、运算器虽有许多部件组成，但核心部件是______。

A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器

35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址 36、

单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外， 另一 个数常需采用______。

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式

37、 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。

A 8， 512 B 512， 8 C 18， 8 D 19， 8 38、 在机器数______中，零的表示是唯一的。

A 原码 B 补码 C 移码 D 反码

39、 微程序控制器中，机器指令与微指令的关系是______。

A 每一条机器指令由一条微指令来执行 ；

B 每一条机器指令由一段用微指令编成的微程序来解释执行 ； C 一段机器指令组成的程序可由一条微指令来执行 ； D 一条微指令由若干条机器指令组成 ；

40、 32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是______。

A [0，1 – 2] B [0，1 – 2] C [0，1 – 2] D [0，1]

41、 CPU中跟踪指令后继地址的寄存器是______。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

-32

-31

-30

-（16+1）

B.0≤│N│≤1-2

-16

-（16-1）

D.0≤│N│≤1

A15 A14 A13 A12 ~ A0 R/W D15 ~ D0 3-8 译 码 器 C B A Y7(111) Y6(110) Y5(101) Y4(100) Y3(011) Y2(010) Y1(001) Y0(000) CS 8000H~ 9FFFH A000H~ BFFFH CS 8K×16 R/W C000H~ DFFFH CS 8K×16 R/W E000H~ FFFFH CS 8K×16 R/W CS 8K×16 R/W 16K×8 0000H～ 3FFFH １６位数据总线 四、微程序控制器

[1]已知某机采用微程序控制方式，控制存储器容量为512*48位，微程序在整个控存中实现转移，

控制微程序转移的条件共4个，微指令采用水平格式，后继微指令地址采用断定方式。请问： （1） 微指令的三个字段分别应是多少？

（2） 画出这种微指令格式的微程序控制器逻辑图。

[解] （1）控存容量512 *48 =29*48 故微地址有9位 下地址字段为9位，控制转移条件4个，占用测试字段4位，控制字段为48-9-4=35位。

35位 4位 9位 控制字段 测试字段 下地址字段

[2]如图所示，双总线结构机器的数据通路，图中IR为指令寄存器，PC为程序计数器，M为存储器，AR为地址寄存器，A总线与个寄存器的输入相联， B总线与寄存器的输出总线相联，请画出以下指令的周期流程图，并标出每个微操作信号序列。

（1） 存数指令, STA R1，（R2）；含义是将寄存器R1的内容传送到以R2内容为地址的主存单

元中去;

（2） 取数指令, LDA （R3），R0 ;含义是将(R3)为地址主存单元的内容取到寄存器中R0; （3） 加法指令, ADD （R1），R3; 含义是将R1间址的存储单元与R3相加,结果再送到R3.

解：（1）STA R1，（R2） PC→AR 取指 M→DR DR→IR R2-→AR STA R1，（R2） R1→DR DR→M

PCo,G,ARi___R/W?RDRo,G,IRiR2o,G ,ARiR1o,G,DRi______R/W?W

（2） LDA （R3），R0

PC→AR 取指 M→DR DR→IR R3-→AR LDA （R3），R0 M→DR DR→R0

PCo,G,ARi___R/W?RDRo,G,IRiR3o,G ,ARi___R/W?RDRo,G,R0i

PC→AR 取指 M→DR DR→IR R1-→AR M→DR DR→X ADD R3, (R1) R3→Y X+Y→R3

PCo,G,ARi___R/W?RDRo,G,IRiR1o,G,ARi

___R/W?RDRo,G,XiR3o,G,Yi?,G,R3i

本文来源：https://www.bwwdw.com/article/11o8.html